紡織上用的電腦大提花機(jī)的電控就是控制電磁鐵的,，所謂的一針對(duì)應(yīng)一個(gè)電磁鐵，國(guó)內(nèi)有一萬(wàn)多針的大提花機(jī)，4年前在上海紡織設(shè)備展會(huì)上看到國(guó)內(nèi)廠家有聲稱做到5千多針的動(dòng)作頻率達(dá)到800次每分鐘的機(jī)器,，電路控制方式為工 ...7 z4 y3 [1 R7 S* X: u8 K
ytysy 發(fā)表于 2009-6-23 22:57 ![]()
# r4 q7 o2 H3 o5 }: K又一種新的思路,，真的很感謝。由于對(duì)有關(guān)專業(yè)不是太熟,，在BAIDU上搜的概念,，貼上上給我輩這樣的菜鳥(niǎo)學(xué)習(xí)下。
% s" h! p7 o$ P* C* W0 o" {# b& M$ R, L6 r$ `) B# v
, Y$ Z$ p9 A% W6 Z" u+ m
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,，是從PAL和GAL器件發(fā)展出來(lái)的器件,，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜,，屬于大規(guī)模集成電路范圍,。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái),，用原理圖,、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件,，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中,，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
5 U1 `5 C. Z0 R$ D5 Q" F- ?
5 q4 ^ ?$ \" |' F5 v
. i" Z7 ^8 G9 t1 v, Q CPLD主要是由可編程邏輯宏單元(MC,，Macro Cell)圍繞中心的可編程互連矩陣單元組成,。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu),，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu),，完成一定的功能。由于CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連,，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性,，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。9 n; H. B9 f* B/ T& u/ G2 y: {$ i
1 U4 Z0 G' D/ j0 v3 m0 |
, Y9 }' f! G# j' B 發(fā)展歷史及應(yīng)用領(lǐng)域：
$ ?. ?- J: x p' W8 j5 x. D8 q+ r* A3 W0 z) a) @ {
( `: m b; q- |6 i* y
20世紀(jì)70年代,，最早的可編程邏輯器件--PLD誕生了,。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成（相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)）,，因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性,，但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷,，20世紀(jì)80年代中期,，推出了復(fù)雜可編程邏輯器件--CPLD。目前應(yīng)用已深入網(wǎng)絡(luò),、儀器儀表,、汽車電子,、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面,。 4 d2 s7 o! a, ^3 @
X; y" U9 L4 y1 t$ G
& p- q) }6 p d- W5 i 器件特點(diǎn)：: M* r( l- @( j: e
; g& s W# z' r. A* h* w' V# R
- |' U" W7 H7 E; a 它具有編程靈活,、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短,、適用范圍寬,、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低,、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低,、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng),、價(jià)格大眾化等特點(diǎn),，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中,。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用CPLD器件,。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能,。 . N; f5 R) k& T* U9 P) d/ C) D- y/ }
& e: [5 X6 f7 q5 @" h7 \9 S& i. ~0 [
如何使用：
2 C4 ]* c2 ?6 L5 {4 \# t
' C! P6 p+ ^6 A. Y8 k
6 r+ ~+ g& a& o0 _3 U CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路,。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái)，用原理圖,、硬件描述語(yǔ)言等方法,，生成相應(yīng)的目標(biāo)文件，通過(guò)下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中,，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng),。2 g1 p- `4 {. ^3 u4 J: _3 k2 M
& J& {8 K" V6 s6 i3 ~5 {
( ?# l. H* D: ^) w 這里以搶答器為例講一下它的設(shè)計(jì)（裝修）過(guò)程，即芯片的設(shè)計(jì)流程,。CPLD的工作大部分是在電腦上完成的,。打開(kāi)集成開(kāi)發(fā)軟件(Altera公司 Max+pluxII)→畫(huà)原理圖,、寫(xiě)硬件描述語(yǔ)言（VHDL,，Verilog）→編譯→給出邏輯電路的輸入激勵(lì)信號(hào)，進(jìn)行仿真,，查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入,、輸出鎖定（7128的64個(gè)輸入、輸出管腳可根據(jù)需要設(shè)定）→生成代碼→通過(guò)下載電纜將代碼傳送并存儲(chǔ)在CPLD芯片中,。7128這塊芯片各管腳已引出,，將數(shù)碼管、搶答開(kāi)關(guān),、指示燈,、蜂鳴器通過(guò)導(dǎo)線分別接到芯片板上,，通電測(cè)試，當(dāng)搶答開(kāi)關(guān)按下,，對(duì)應(yīng)位的指示燈應(yīng)當(dāng)亮,，答對(duì)以后，裁判給加分后,，看此時(shí)數(shù)碼顯示加分結(jié)果是否正確,，如發(fā)現(xiàn)有問(wèn)題，可重新修改原理圖或硬件描述語(yǔ)言,，完善設(shè)計(jì),。設(shè)計(jì)好后，如批量生產(chǎn),，可直接復(fù)制其他CPLD芯片,，即寫(xiě)入代碼即可。如果要對(duì)芯片進(jìn)行其它設(shè)計(jì),，比如進(jìn)行交通燈設(shè)計(jì),，要重新畫(huà)原理圖、或?qū)懹布枋稣Z(yǔ)言,，重復(fù)以上工作過(guò)程,，完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修,，這種裝修對(duì)CPLD來(lái)說(shuō)可進(jìn)行上萬(wàn)次,。* k" `# P" M- ]2 z8 p
9 S# N, ~( ]2 }( P- T8 f; V2 J3 Y5 c
家庭成員：經(jīng)過(guò)幾十年的發(fā)展，許多公司都開(kāi)發(fā)出了CPLD可編程邏輯器件,。比較典型的就是Altera,、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品,，這里給出常用芯片： Altera EPM7128S (PLCC84) : K$ t" P* G. p
( K8 P, h3 h& M0 H: F
% j% w M- z, J% Z3 ?4 ]
Lattice LC4128V (TQFP100)) L1 Z+ ~, R7 Y, H) \4 F
& N. \5 Y$ z7 k3 z! {
2 @7 D h) A5 u% H" V Xilinx XC95108 (PLCC84) / Q) c: H. a a
" S5 m' J* l3 R5 ]: q
[編輯本段]. Q s: ?+ u$ |$ H$ V
FPGA與CPLD的辨別和分類 FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理,。通常的分類方法是：* q# H; c/ z% u5 n
0 a: S/ B% `: w$ W8 z9 i( e1 _
4 D; j9 A) n, U% r5 S) b
將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列,、Xilinx的XC9500系列,、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。
. }; z. C3 J# n! d* v S
& {9 ?" G$ R; i+ s6 j! b- k/ ~9 a: b3 T9 O" H9 x
將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA,，如Xilinx的SPARTAN系列,、Altera的FLEX10K或ACEX1K系列等。 |
樓主: 舟航
發(fā)表于 2009-6-23 12:04:01
樓主
