紡織上用的電腦大提花機(jī)的電控就是控制電磁鐵的,，所謂的一針對應(yīng)一個電磁鐵，國內(nèi)有一萬多針的大提花機(jī),，4年前在上海紡織設(shè)備展會上看到國內(nèi)廠家有聲稱做到5千多針的動作頻率達(dá)到800次每分鐘的機(jī)器,，電路控制方式為工 ...+ B9 r& |7 W- v/ U
ytysy 發(fā)表于 2009-6-23 22:57 ![]()
, i( `6 g9 i% W, N又一種新的思路，真的很感謝,。由于對有關(guān)專業(yè)不是太熟,，在BAIDU上搜的概念，貼上上給我輩這樣的菜鳥學(xué)習(xí)下,。: W1 a- ^! K+ b2 p
; C; T; N( l, L& f: f
9 e i K0 ^/ \4 h
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大,，結(jié)構(gòu)復(fù)雜,，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路,。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺,，用原理圖、硬件描述語言等方法,，生成相應(yīng)的目標(biāo)文件,，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中,，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
% d2 p9 w5 ?. ~5 z. F+ P+ R$ N+ \) i
$ t) }& o: |* A! p8 b; c: ` CPLD主要是由可編程邏輯宏單元(MC,，Macro Cell)圍繞中心的可編程互連矩陣單元組成,。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu),，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu),，完成一定的功能。由于CPLD內(nèi)部采用固定長度的金屬線進(jìn)行各邏輯塊的互連,，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測性,，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測的缺點(diǎn)。9 U- }2 a- U, k' s% q
: [- c* o) M& s0 g+ ~5 @; P
) F* J& R5 D. a: t& w7 _; B* L. n 發(fā)展歷史及應(yīng)用領(lǐng)域：
$ }$ @2 E3 x0 ]) K
' L$ m; n' x9 L7 N! A1 k2 [2 u. X
5 ]" o- \+ p p8 ^ 20世紀(jì)70年代,，最早的可編程邏輯器件--PLD誕生了,。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成（相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)）,，因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性,，但其過于簡單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷,，20世紀(jì)80年代中期,，推出了復(fù)雜可編程邏輯器件--CPLD。目前應(yīng)用已深入網(wǎng)絡(luò),、儀器儀表,、汽車電子、數(shù)控機(jī)床,、航天測控設(shè)備等方面,。
5 J3 i, o# {! U, j' c+ r+ M+ m
3 }1 U; J3 }, B8 }2 F8 Z+ S4 Y. w& E2 `) r% T
器件特點(diǎn)：
5 s, l) d8 I" o% O2 b8 ^( X Y: b$ g: a$ x; x
. M ~$ z( T8 V4 ]8 F 它具有編程靈活、集成度高,、設(shè)計(jì)開發(fā)周期短,、適用范圍寬、開發(fā)工具先進(jìn),、設(shè)計(jì)制造成本低,、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試,、保密性強(qiáng),、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中,。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能,。
8 r7 L9 }' W! ]" R) q$ ^
' ^$ B5 {- X9 J- x( S: t: v$ T
: s' `# o$ `( n3 E4 Z 如何使用：6 G" V* J( U- [4 ^! a; O A1 O
* u+ N9 L' Q4 O- |' n a7 }' D
7 ?# I% u4 B* n5 O/ R
CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路,。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺，用原理圖,、硬件描述語言等方法,，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中,，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng),。
, Y+ B, P' B" C" g; r: T; L7 h. \8 w x L
3 S! l- u# v! G5 t
這里以搶答器為例講一下它的設(shè)計(jì)（裝修）過程，即芯片的設(shè)計(jì)流程,。CPLD的工作大部分是在電腦上完成的,。打開集成開發(fā)軟件(Altera公司 Max+pluxII)→畫原理圖、寫硬件描述語言（VHDL,，Verilog）→編譯→給出邏輯電路的輸入激勵信號,，進(jìn)行仿真，查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入,、輸出鎖定（7128的64個輸入,、輸出管腳可根據(jù)需要設(shè)定）→生成代碼→通過下載電纜將代碼傳送并存儲在CPLD芯片中。7128這塊芯片各管腳已引出,，將數(shù)碼管,、搶答開關(guān)、指示燈,、蜂鳴器通過導(dǎo)線分別接到芯片板上,，通電測試，當(dāng)搶答開關(guān)按下,，對應(yīng)位的指示燈應(yīng)當(dāng)亮,，答對以后，裁判給加分后,，看此時(shí)數(shù)碼顯示加分結(jié)果是否正確，如發(fā)現(xiàn)有問題,，可重新修改原理圖或硬件描述語言,，完善設(shè)計(jì)。設(shè)計(jì)好后,，如批量生產(chǎn),，可直接復(fù)制其他CPLD芯片，即寫入代碼即可,。如果要對芯片進(jìn)行其它設(shè)計(jì),，比如進(jìn)行交通燈設(shè)計(jì)，要重新畫原理圖、或?qū)懹布枋稣Z言,，重復(fù)以上工作過程,，完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修,，這種裝修對CPLD來說可進(jìn)行上萬次,。! ~, i. N# W t3 F. ` I% j
+ U4 T k5 O" s( l8 T+ M. F
1 g+ x. S2 s! c% E/ Z
家庭成員：經(jīng)過幾十年的發(fā)展，許多公司都開發(fā)出了CPLD可編程邏輯器件,。比較典型的就是Altera,、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品,，這里給出常用芯片： Altera EPM7128S (PLCC84) 4 {* e* ~2 W7 J) W! \4 ~0 m
9 A0 F) u1 i1 t! i9 M8 @, H
- |* r! Y% d4 Z) O+ \. u$ O5 { Lattice LC4128V (TQFP100)
/ t6 B3 U5 s6 d/ A
+ ?+ s+ C$ q; z3 G7 z* ?* t1 k5 m! o
} P* M, o# i: U Xilinx XC95108 (PLCC84)
1 T( l: E. M; ^% h/ C8 U0 ^! S* {) N0 O
[編輯本段]* P- P; s! N. C9 F- y8 L; [
FPGA與CPLD的辨別和分類 FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理,。通常的分類方法是：% m7 [4 r0 {6 H, l1 E
' |" m+ c- g* i" l+ J
/ U4 P: O& |4 c! Y5 z% m8 E 將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列,、Xilinx的XC9500系列,、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。& |( L: l; ^4 o9 W2 @8 f% W
+ ?3 P) {& d2 K4 q. S3 t
' [+ E8 V. U) i# V5 H4 H+ j# \: U& t 將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA,，如Xilinx的SPARTAN系列,、Altera的FLEX10K或ACEX1K系列等。 |
樓主: 舟航
發(fā)表于 2009-6-23 12:04:01
樓主
