剖析與控計(jì)高速PCB設(shè)計(jì)工具

SZJLCB

很久以來就想寫些高速方面的東西,，但想了想,，自己一家之言,，難免觀點(diǎn)片面，以偏概全,，所以寫成討論貼的形式,，讓對(duì)高速設(shè)計(jì)都有經(jīng)驗(yàn)的朋友都來參與討論，把自己的見解都說出來,，如此百花爭(zhēng)鳴,，就不會(huì)有失偏頗，而且無論是對(duì)我還是對(duì)各位網(wǎng)友都是一個(gè)難得的學(xué)習(xí)機(jī)會(huì),。

以前我一直都認(rèn)為不要太注重工具,，應(yīng)該把焦點(diǎn)放在所需要解決的問題上，再借助工具來找到解決問題的方法,，但有不少網(wǎng)友卻說得某些工具有多神奇,，擁有后就萬事無憂了，這對(duì)初學(xué)高速的朋友實(shí)在是誤導(dǎo),，在論壇里我也見過自稱用了某高檔工具x年的網(wǎng)友最后發(fā)貼詢問傳輸線阻抗的定義,，也有自稱精通某高檔工具拿7xxx元高薪的網(wǎng)友答不出信號(hào)質(zhì)量的基本要求，我只想說,，如果是為了用某強(qiáng)大功能來達(dá)到省事,，輕松的目的，那你不過在偷懶,，當(dāng)然這無可厚非,，但我認(rèn)為無論用什么工具都應(yīng)該以更好的設(shè)計(jì)質(zhì)量作為目標(biāo)。
. ]( v+ i" v; `/ t, ~6 e$ Y5 a

因?yàn)樘�多人都聽過別人講過cadence的allegro和specctraquest有多好,，那么今天就以它作為剖析對(duì)象展開討論,，但不是討論軟件的使用方法，而是分析工具在設(shè)計(jì)過程中的方法和特點(diǎn),，來了解它在設(shè)計(jì)過程中控制了什么對(duì)設(shè)計(jì)質(zhì)量有影響因素,，這樣我們就能對(duì)高速電路的設(shè)計(jì)要求有一個(gè)完整的了解，但參與討論的網(wǎng)友需要了解一些信號(hào)完整性的基本定義,，例如信號(hào)反射,，過沖，非單調(diào)性,，串?dāng)_,，最好能了解它們?cè)趯?shí)際要求中的容限和標(biāo)準(zhǔn).

在國(guó)外高速電路設(shè)計(jì)是需要保證整個(gè)方案的物理實(shí)現(xiàn)，所以高速方面的可行性分析是貫穿整個(gè)設(shè)計(jì)過程的,，其中包括芯片的選用,，前端原理圖設(shè)計(jì)和驗(yàn)證,，后端板級(jí)設(shè)計(jì)和驗(yàn)證；國(guó)內(nèi)高速設(shè)計(jì)的概念剛起步,，要求比國(guó)外低,，重視的程度也低，大多數(shù)從事這一工作的朋友做的應(yīng)該都是后端板級(jí)設(shè)計(jì),，好一點(diǎn)的就連前端原理圖一起做,；所以討論從板級(jí)設(shè)計(jì)開始。現(xiàn)在不少工具用的設(shè)計(jì)流程都是：

                                   ok?
placement--->pre layout simulation---->route all net--->post layout simulation
; a  n* A1 B) |+ L3 T   布局         預(yù)布線仿真       |      完成走線         后布線仿真
4 X1 d+ D  B4 d2 N/ o   |                              |no
; b, l- ~, n; `0 c   |<-____________________________|

在specctraquest中也是：布局,，仿真,，改變布局，再仿真,，一直到仿真結(jié)果符合要求才開始布線,。很明顯，布局很重要,，相對(duì)預(yù)前布線仿真來說,，后布線仿真如果是在布線后發(fā)現(xiàn)問題的話，已經(jīng)是遲了,，那么最重要的是預(yù)布線仿真,，預(yù)布線仿真決定了布局，布局里有什么樣的因素,，能影響整塊板的性能,？我們可以再回到剛才在specctraquest環(huán)境下的反復(fù)布局和仿真結(jié)果，不難發(fā)現(xiàn),，芯片離得越近,，分析報(bào)告里違反過沖規(guī)則設(shè)置的就越少，芯片的距離決定了線長(zhǎng),，這說明了過沖和長(zhǎng)度有關(guān),。多層pcb上有完全平面層相鄰的走線都可以看作是阻抗恒定并受控的傳輸線，微觀上是由無數(shù)個(gè)微分電感串聯(lián)和無數(shù)個(gè)微分電容對(duì)地并聯(lián),，信號(hào)的上升沿可以分解為一個(gè)基波和一列頻率各不相同的諧波，在流經(jīng)這些電感和電容時(shí)由于頻率不同,，每個(gè)諧波的相位移動(dòng)都不一樣,，振幅上有的地方加強(qiáng)有的地方減弱，結(jié)果就形成了信號(hào)上升到電平穩(wěn)定之間這一段震蕩,，這就是過沖和振鈴,，線長(zhǎng)度加長(zhǎng)意味著串聯(lián)電感和并聯(lián)電容增加，過沖也會(huì)隨之增強(qiáng),。
: q  p0 A/ X3 q# {: A9 ]) p

過沖僅僅跟長(zhǎng)度有關(guān)么,？當(dāng)我們有部分網(wǎng)絡(luò)連接了多個(gè)芯片,，而且這幾個(gè)芯片由于某些限制只能在一個(gè)較小的區(qū)域里放置，這樣我們可以發(fā)現(xiàn)改變芯片位置時(shí),，由于芯片基本上都很近了,，網(wǎng)絡(luò)連接長(zhǎng)度基本上變化都不大，但仿真結(jié)果相差卻很大,，出現(xiàn)過完全合格,，也出現(xiàn)過大部分負(fù)載在過沖上違反規(guī)則設(shè)置，這很能說明影響過沖噪聲的不僅僅是長(zhǎng)度,，經(jīng)過多次嘗試,，可以發(fā)現(xiàn)產(chǎn)生主要影響的是各個(gè)芯片的連接順序，不同的連接順序時(shí)負(fù)載產(chǎn)生的噪聲和對(duì)相鄰負(fù)載的影響都不盡相同,，在我所舉的這個(gè)例子里,，最理想的是單線遠(yuǎn)端分叉的星形連接順序，圖形如下：

                  /負(fù)載                    （注：這只是我的例子里
                 /                              的情況,，如果是特殊
4 \& @4 i  O: w7 Y  w2 B2 H( j8 n驅(qū)動(dòng)引腳--------|----負(fù)載                        的驅(qū)動(dòng)器類型,，例如
                 \                               ECL的，就必須用菊花
) u0 M3 d. K, Z$ W3 \                   \負(fù)載                         鏈?zhǔn)竭B接,，不同情況
  b/ C% O7 f$ ]$ \. G  _, o4 Z- G, q0 K                                                 要區(qū)別對(duì)待）
- F2 j$ R) L7 [/ U$ L% w
  G$ v5 u3 Q3 ~$ X5 I* r再有的一個(gè)因素就是電源,，對(duì)于電源平面的分割我無法用工具來舉出例子，但電源的影響要大于上述兩點(diǎn),，甚至?xí)�決定整塊板的成功與否,。我所理解的影響電源的因素有兩個(gè)，一個(gè)是電源內(nèi)阻,，一個(gè)是電源信號(hào)回流路徑,。電源內(nèi)阻并非普通意義上所指的電阻，我們平時(shí)所見到的導(dǎo)體由于多用在低頻的場(chǎng)合,，所以一般只注意到其電阻效應(yīng),，電感跟電阻差不多，在導(dǎo)體里有無數(shù)個(gè)微分電感串聯(lián)和并聯(lián),，導(dǎo)體面積增大時(shí)等于并聯(lián)的微分電感增多,，總電感量減少，當(dāng)導(dǎo)體的長(zhǎng)度增大時(shí)等于串聯(lián)的微分電感增多,，總電感量增加,；在低頻率時(shí)電感的效應(yīng)不明顯，頻率逐漸增加時(shí),，電感對(duì)隨頻率變化的電流的阻礙作用也跟著增加,，這樣我們可以想象一下，在芯片急劇動(dòng)作時(shí)，電源瞬間變化的電流差很大,，那么在供電路徑上的電感會(huì)呈現(xiàn)一個(gè)較大的阻抗,，勢(shì)必會(huì)耗費(fèi)部分電壓在這上面，這將意味著芯片將得不到足夠的供電電壓,，信號(hào)的擺幅也會(huì)跟著跌低,，這樣信號(hào)擺幅就會(huì)受到電源的調(diào)制而有可能無法保證一個(gè)有效的脈沖方波，對(duì)電路的危害是自不必言的,，其實(shí)這也就是高速電路里所說的地彈,，為了盡量避免地彈，保證每個(gè)芯片的耗電引腳都有濾波電容,，并盡量降低電源內(nèi)阻,，具體做法是電源平面盡量保持完整，達(dá)到電感最小,，電源層和地層相鄰放置,，得到更大的對(duì)地電容，如此可以進(jìn)一步降低電源內(nèi)阻,，抑制和屏蔽電源路徑上的噪聲,。

對(duì)于信號(hào)回流路徑，我想引用網(wǎng)友阿Ming在他的原創(chuàng)《高速PCB設(shè)計(jì)的疊層問題》里的敘述更為清楚：“如果我們將PCB的微帶線作為一個(gè)傳輸線模型來看,，那么地平面也可看作是傳輸線的一部分,，這里可用‘回路’的概念來代替‘地’的概念，地鋪銅層其實(shí)是信號(hào)線的回流通路,。電源層和地層通過大量的去耦電容相連,，在交流情況下，電源層和地層可以看成是等價(jià)的,。在低頻和在高頻下的電流回路有什么不同呢,？在低頻下，電流是沿著電阻最小的路徑流回,，而在高頻情況下,，電流是沿著電感最小的路徑流回的，也是阻抗最小的路徑,，表現(xiàn)為回路電流集中分布在信號(hào)走線的正下方,。
- i4 W; J6 m' M3 r, \. ~4 }

高頻下，當(dāng)一條導(dǎo)線直接在接地層上布置時(shí),，即使存在更短的回路,，回路電流也要直接從始發(fā)信號(hào)路徑下的布線層流回信號(hào)源，這條路經(jīng)具有最小阻抗,，即電感最小和電容最大。這種靠大電容來耦合電場(chǎng)，靠小電感耦合抑制磁場(chǎng)來維持低電抗的方法稱為自屏蔽,�,！�

到此，我們總結(jié)出3個(gè)與布局相關(guān)的因素以及它們的相關(guān)影響,，圖示如下：

        |———布線長(zhǎng)度——過沖
. U/ z' k! x- }" \+ w( C4 o( O7 ]        |
        |                         |——過沖
/ T) T. b" U& e6 ~1 [& y布局----|———布線拓?fù)溥B接順序---|
3 n. f; b$ p6 k& C        |                         |——非單調(diào)性
% {* n  N2 O7 s/ B- e% ~        |
        |                  |——地彈
        |———電源分割——|
" H* k7 ^  D! `                           |——信號(hào)回流路徑

高速板級(jí)設(shè)計(jì)中布局的一個(gè)基本框架就比較清晰了,，但相關(guān)說明和敘述都不太具體，例如過沖不僅僅和線長(zhǎng)有關(guān),，和芯片的長(zhǎng)線驅(qū)動(dòng)能力和噪聲容限都密切相關(guān),，以及不同的拓?fù)溥B接的影響，這些更進(jìn)一步的細(xì)化的討論將留給網(wǎng)友們來完善和補(bǔ)充,，歡迎大家都來參與,。

# ~4 v; W' [- u% g7 X, K5 ?